Lors de la récente conférence IEDM, TSMC, le géant des semi-conducteurs, a présenté des plans ambitieux visant à développer des puces contenant plus d'un billion de transistors d'ici à 2030. Cet objectif révolutionnaire s'inscrit dans le cadre de la feuille de route stratégique de TSMC, qui vise à exploiter le potentiel de la technologie d'empilement 3D et les progrès réalisés entre les nœuds N2 et N1.
La stratégie de l'entreprise comprend l'évolution des conceptions monolithiques pour prendre en charge jusqu'à 200 milliards de transistors. Dans le cadre de son programme prospectif, TSMC prévoit l'introduction de processus N2/N2P entre 2025 et 2027. À plus long terme, TSMC prévoit de passer aux technologies A10 (1 nm) et A14 (1,4 nm) d'ici la fin de la décennie.
Cette évolution est révélatrice d'un changement plus large de l'industrie vers des architectures de puces modulaires, une tendance également adoptée par les concurrents de TSMC, y compris AMD et Intel. La progression vers des conceptions plus sophistiquées et modulaires devrait permettre de répondre à la demande croissante d'ordinateurs à haute performance et à la complexité toujours plus grande des tâches informatiques.
Cet article a été généré et traduit avec l'aide de l'IA et revu par un rédacteur. Pour plus d'informations, consultez nos T&C.